ARM的总线写激光打标时序操作时候，当ARM要发送数据给FPGA时，首先地址总线有效，经过时间Tacs 后，段选信号nGCS有效，此时FPGA进行地址锁存并译码产生相应模块的写使能信号;经过时间Tcos 后，写信号nWE为低电平，虽然数据总线有效时间和地址总线相同，但为了保证数据总线稳定后再读取数据，FPGA在写信号nWE为低电平期间或者在写信号nWE的上升沿时读取数据;之后，段选信号nGCS 和地址总线依次无效，就完成了ARM向FPGA写数据的操作。

打标机主板物理地址译码模块以外的各个模块的读、写使能信号都是通过对段选信号和地址信号译码得到的，地址译码模块ADDRES 的原理，地址译码模块完成了对段选信号和地址信号的译码,输入端是段选信号nGCS1 .nGCS2和地址总线的ADRR[5..1]，输出端是各个模块的读、写使能信号。其中ADDR_DMA子模块将产生DMA方式数据传输的4个写使能信号:写X轴振镜位置数据使能信号O_X_wr、写Y轴振镜位置数据使能信号O_Y _wr、写振镜位置停留时间定时数据使能信号O_DA_time,此外,O_DA_wr可以作为前三个数据的存储信号，也可以放弃不用。ADDR_DECODER子模块产生其他的读、写使能信号。